UVMのビデオ

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

UVM SystemVerilog Video Series Brings Verification World "More Cowbell!"では、
UVMに関するビデオの紹介をしてます。

実際は、ここにあります。内容は、こんな感じ。結構ありますよ。
各セッションは5分未満になっていますので、24回で100分ぐらいですね。
わかりやすいです。当然、ツールはケイデンスのものです。波形ツールはSimWave。

    1. Introducing UVM              (4:58)
    2. Example DUT                  (2.51)
    3. UVM Environment              (4:57)
    4. Interface UVC                (4:51)
    5. Collector                    (4:12)
    6. Monitor                      (3:46)
    7. Sequence Item                (4:32)
    8. Sequence                     (4:01)
    9. Driver                       (4:49)
   10. Sequencer                    (2:26)
   11. Agent                        (3:33)
   12. Agent types                  (2:14)
   13. Interface UVC environment    (4:33)
   14. Virtual Sequencer - Sequence (4:35)
   15. Module UVC                   (3:05)
   16. Scoreboard                   (4:42)
   17. DUT Functional Coverage      (2:15)
   18. Testbench                    (3:43)
   19. Test                         (3:53)
   20. Configuration                (4:32)
   21. Factory                      (4:20)
   22. Phases                       (3:57)
   23. Objections                   (3:32)
   24. Virtual Interface            (3:19)

iPadで全部見ました。

3G回線では、Youtubeアプリだと低解像度になってしまいますが、
ブラウザだと高解像度で見られます。

検証、Verification、UVM