ワイルドで現金な邪念の掃き溜め

72ピンSIMMを作ろう！ その19

鋭意製作中。

72ピンSIMMを作ろう！ その18

材料1GB分ゲット。
今度こそ設計の仕様にマッチしたDRAMです。
さあ後は作るだけ。

DRAMのDQピン繋ぎ替え実験 その1

設計を終えたSIMM基板2号のシミュレーションとして、DRAMのDQピン接続を入れ替えたら
どうなるのかを実験してみました。

今回の犠牲者はこちら。
上が16MB(4ビットI/OのDRAM*8でシングル)、下が8MB(16ビットI/OのDRAM*4でダブル)のSIMMです。

まずは、同一チップ内でDQピンの順序を変えてみます。
端子側、DRAM側ともにDQ0,1,2,3の順に接続となっているところを、DRAM側のみ
3,2,1,0の順に変更。

この状態でメモリテストにかけるとエラーは発生せず。

逆順にした箇所はそのままで、DQ0と7(DRAM側)、DQ0と15(DRAM側)を交換、いずれもOK。
16ビットI/Oのチップは1枚あたり2本のCAS信号が接続されているので、どちらかの組み合わせは
NGになると予想していたのですが、違うのかな？

別のチップとの入れ換えが可能なのかを調べるため、DQ0と4、DQ0と31(いずれも端子側)を交換。
何とこれでもOK、ホントかぁ〜？
結果を鵜呑みにしてかかるのはマズいような気がしてきました。

72ピンSIMMを作ろう！ その17

試作品製作と平行して進めている次の構想。

チップ数16枚(片面8枚で両面実装)の128MB-SIMMを設計してみました。
DRCも配線チェックもまだですが、設計自体は終わっています。
いろいろ苦しい部分があるものの、2層基板でも何とかなるようですね。

基板外形や電源周りの設計は前作からの流用。
試作品のテストで降圧回路一系統辺りDRAM10枚までドライブできたので、その点については
多分大丈夫でしょう。

基板表(画像の赤い方；/RASの接続は第2サイド)のDQピン接続が昇順ではなく降順になっているので、
正しく動くかどうかは実際に作ってみないと分かりません。
小容量のSIMMでDQピン繋ぎ替えの実験をやって、問題なければ発注に出そうかなぁ。

72ピンSIMMを作ろう！ その16

昨日のSIMMをテストにかけてみます。

予定通り、容量が倍になりました(32MB→64MB)。

テストも無事パス。
燃費が悪いながらも64MB-SIMMの作成に成功です。
この後しばらくテストをループさせてみましたが、エラーを吐くことはありませんでした。
適切な材料を用意すれば、128MBまでこの基板で作れるいうことになります。

DRAMチップ倍増化への対応として、5V電源ラインに4.7uFのタンタルコンデンサを追加。
基板上の実装位置や容量はテキトーなので効果の程は不明です。

容量が確定したのでPDを設定。
1と2の組み合わせが容量を表します(両方ショートで64MB)。

3,4はアクセスタイムの設定です。
このSIMM自体は50nsでも動くようですが、チップ抵抗を付けるのが面倒なので60ns設定の
ままにしておきましょう。
＃3,4ショートで50ns、3,4オープンで60nsです。

3/1追記
PDの設定は参考にした資料によって異なっていました。
市販のSIMMを見る限り64MB設定は「PD1のみショート」が正しいようです。