ワイルドで現金な邪念の掃き溜め

Anのコンデンサ定点観測 その2

早いもので、このブログを始めてから5年の月日が流れてしまいました。
これからもまったりとマイペースで続けていこうかと思っております。

タイトルの記事についてですが、前回分はこちら。
ブログ開設日に合わせて毎年経過観察をするつもりだったのですが、去年一昨年とすっぽかして
しまったため、これで2回目になります。

今回は拡張スロット下の部分を撮影。
残念ながら(？)まだ液漏れは始まっていませんね。

別角度から。
中央右にある1.5uF/50Vのコンデンサはリセット回路にぶら下がっていて、負荷が多いためか
漏れやすい箇所のひとつです。
Anの場合本体をかなり分解しないと視認ができない所なので大変。

注)．
これはあくまでも電解コンデンサの液漏れ発生を見守る実験です。
無対策で液漏れを放置すると最悪PCが壊れるので、良い子はマネしないように。

72ピンSIMMを作ろう！ その37

幾つか部品を追加調達しました。
つーかいつになったらこのシリーズは完結するのやら。

まずはチップダイオードのD1F60A(新電元製)。
これまで用いてきたROHMの1SR154/1SR156とは若干特性が異なり、具体的には定格電流がより多く、
順方向電圧がより小さくなります。
バッファ搭載により消費電流の増加と供給電圧の低下が見られるため、その対策用として。

続いてはチップコンデンサのGRM219R71E224KA01D(村田製作所製)。
いい加減ジャンク基板からの調達が面倒になったので、買って済ませることにしました。
0.22uFという半端な容量のやつはなかなか売っておらず、こだわると結構大変です。

最後に材料のEDO-DRAMがいっぱい載った基板…もとい168ピンEDO-DIMMx4枚。
SOPパッケージのやつはそのまま剥がして使えます。
分厚いSOJパッケージの方は新たに基板を起こさないと活用できませんが、その辺はいずれ。
＃DIMMの調達は親友JUNKER氏に全面協力して頂きました、多謝。

72ピンSIMMを作ろう！ その36

製作過程その8。
バッファ搭載により発生する遅延への対策あれこれ。
思いついた方法は以下の3通りです。

1．バッファを諦める。
そもそもこの二作目基板の目的は、一作目の70ns認識をどうにかしたいというところが出発点。
身も蓋もない選択ではありますが、バッファ未搭載時の仮テストで50ns動作を確認していますから、
必ずしもバッファ搭載にこだわらなくても良いのです。

2．ロジックIC群の電源電圧を上げる。
LV_AシリーズのロジックICは5V動作にも対応しており、その場合3.3V動作時に比べて若干遅延が
少なくなるようです。
ロジックIC群の電源ラインはDRAMと共用のため電源ピンの足上げとつなぎ替えが必要になりますが、
この方法で多少は遅延を抑制できる可能性があります。

ただ、1.2いずれの方法とも基板にジャンパを飛ばさなくてはならないため、仕上がりが汚くなるのは
どうしても避けられません。
或いは、再度修正を施した基板を発注するという手も無くはないのですが、そうすると今手元にある
基板が無駄になってしまいます。
よってこれらの案はボツ。

3．より高速なロジックICに置き換える。
幸いなことに、LV_Aシリーズとピンコンパチでより遅延が少なく、かつ3.3Vで動作するロジックICが
幾つか存在します。
それらと置き換えることで、遅延の軽減を図るのがこの方法。
追加投資が要るものの、これが一番スマートな選択だと思います。

LVCシリーズのICを追加調達したので、これと交換。
　LV08A→SN74LVC08APW
　LV14A→SN74LVC14APW
　LV1G08A→SN74LVC1G08ADCK
いずれもTI製です。

ICの付け外しを繰り返したためランドがボロボロに…。
この部分は丸ごとレジストが省略されているためプリントパターンが弱いようです。
部品を載せる分には問題なさそうだったので、そのままはんだ付けを強行してしまいました。

交換後のテスト。
テストモードに関わりなく、50ns動作を達成！
これでようやく完成、という訳です(モノ自体は1月頃に作り終えています)。

当初はLVCシリーズより更に高速なALVCシリーズへの置き換えを検討していましたが、これらは5Vの
信号入力に非対応であることが判明したため中止。
次善の策としてLVCシリーズを採用することに決定した次第です。

ALVC08AとALVC14Aを購入してから方針転換したので、無駄な出費がかさんでしまったんですがね。
まあそこは勉強代ということで…。

72ピンSIMMを作ろう！ その35

製作過程その7。
いよいよ大詰め、バッファICの搭載です。

部品については、
・アドレス信号部に、SN74LV14APWx2(TSSOP;TI製)
・CAS信号部に、SN74LV08APW(TSSOP;TI製)
・WE信号に、HD74LV1G08ACME(ルネサス製)
を選びました。
HD74LV1G08ACMEはLV08Aの1回路版に相当し、WE信号1本に4回路のLV08Aを充てる必要は
ないだろうとの判断からこれに置き換えています。

左から、SN74LV14APW、SN74LV08APW、HD74LV1G08ACME。
RSオンラインから購入しました。

かなり小さい部品です。

これらの部品(とチップコンデンサ)をどうにかはんだ付けし、いよいよ動作テスト。
しかし、残念なことに認識速度が50nsから70nsに落ちてしまいました。
前回記事の表にも載せましたが、どうやらLV14A(3.3V動作)の遅延の分がそっくり上乗せされて
しまったような感じです。

よ〜く考えてみると、バッファIC群に3.3Vを供給する設計にしたのが原因。
模倣元のVES-EC128Mでは、この部分が5V動作なのかもしれません。
＃LV_Aシリーズの電源電圧は2V〜5.5Vで、電圧が高いほど遅延が短くなります。

72ピンSIMMを作ろう！ その34

今回はちょっと寄り道して、72ピンSIMMに搭載されるバッファについての解説です。
＃例によって勝手な解釈なので誤りなんかがあるかもしれません。

72ピンSIMMや168ピンEDO/FP-DIMM(要は非SDRAM)の中でも、サーバ向けなどの高級品には
バッファICが載っているものがあります。
このバッファの役割は、一口で言えば「メモリコントローラからの信号を増幅してDRAMに渡す」
というものです。

メモリモジュールにバッファが載っている場合、メモリコントローラに対する負荷が少なくて済むので
多くのデバイス(DRAM)を駆動するのに有利です。
一方、バッファ付きモジュールでは
・信号経路にバッファを挟むため遅延がある
・消費電力が多い
・製造コストが上がる
・場所を取る(結果的にモジュールが大きくなる)
というデメリットがあります。
その他にメモリ回りの給電能力や基板上の配線取り回しなどの要素も絡むので、バッファがあれば
万能というわけではありません。

続いて、バッファICの種類についての解説。
いわゆる「バッファ付きSIMM」に載っているバッファと、今回作成した自作SIMMのバッファは
厳密には違うものです。
前者の多くが「3ステートバッファ/ラインドライバ」なのに対し、後者は「シュミットトリガ・
インバータ」と「ANDゲート」の組み合わせになっています。
部品だけでなく信号の振り分けも微妙に異なっていますが、この部分はバーテックス製VES-EC128Mを
ほぼ全面的に模倣しました。

両者の相違点は以下の通り。

	通常のバッファ付きSIMM	バーテックス型
ロジックの種類	バッファ(3ステート)	シュミットトリガインバータ	ANDゲート
ロジックの型番	ABT16244などx2	LV14Ax2とLV08Ax2
アドレス信号	同上(1サイド1系統)	LV14Ax2(2サイドで1系統)	---
WE信号	同上	---	LV08A
CAS信号	なし(？)	---	LV08A
遅延(5V動作時)	1ns〜4.8ns	1ns〜12ns	1ns〜9ns
遅延(3.3V動作時)	1.2ns〜5.1ns(LVTH162244)	1ns〜18.5ns	1ns〜14ns
出力制御(/OE)	あり	なし	なし
外付け抵抗	必要(162244系を除く)	不要	不要

通常型は遅延が比較的少ない点が長所になります。
しかし、回路がやや複雑で設計が難しいという欠点があり、2層基板には不向きという印象。
加えて部品の入手性も良くありません。
バーテックス型は一般的なロジックICの組み合わせなので、やや遅延が大きい代わりに
回路が単純で済みます。
また、部品のパッケージの種類が豊富なので設計の自由度が大きいのもメリットでしょう。
僕自身の設計能力とはんだ付け技術を勘案して、0.65mmピッチのパッケージならば
どうにか実装できそうだと判断しました。
こうして出来上がったのが今回のSIMM基板だったというわけです。