ワイルドで現金な邪念の掃き溜め

PCI複合ボードの自作　その11

Mon, 27 Oct 2014 00:00:11 +0900

どうにか完成までこぎ着けたのでRa266に搭載してテストしてみたのですが…
USB、ATA133とも確実に認識するものの、データ化けの嵐で使い物になりません！
具体的には、Windows98上で双方とも再現性のない書き込みエラーが頻発します。

両デバイスの認識は問題なく、書き込みエラーもリトライするとスルーされるようなので、
信号の辻褄は合っているがPCIバス－デバイス間の引き回しが悪い、ということなのだろうと思います。
まだ材料が残っているので、実装ミスの可能性を潰すためにもう一枚だけ作ってみますが、
正直なところ期待薄ですかね。
修正するには基板設計からやり直す他なく、今回のネタは素直に敗北宣言を出すしかなさそうです。

PCI複合ボードの自作　その10

Sun, 19 Oct 2014 00:37:43 +0900

ようやく部品搭載完了。
ROMソケットの背が高くてバランスが悪いですが、全体の見た目はまずまずですね。
それだけに設計やはんだ付けのミスが惜しまれるところ。

電解コンデンサのパターンを2.5mm間隔で描いたために想定していた部品が搭載できず、
その部分は代用品で補っています。
＃リード間隔2mm／φ5mm品を載せるつもりでした。

ブラケットは材料のUSB1.1ボード(IOデータのUSB-PCI)からの流用です。
ほんのわずか反っていますが許せる範囲でしょう。

IDEコネクタは20番ピンを引き抜いてから実装。
これを忘れないよう、基板側の穴は消してあります。

PCI複合ボードの自作　その9

Tue, 14 Oct 2014 22:51:56 +0900

QFP移植の続き。

位置決め後に全てのピンをはんだ付けし、

はんだ量を調節して実装完了。
今度はピン曲がりの修正が甘かったため、手前の列が盛大にズレてしまいました。
それだけならまだ良いのですが、実装後に修正を試みたところパターン切れや剥離が発生。
辛うじて導通は確保されているようですが、なんとも情けない仕上がりに…。

PCI複合ボードの自作　その8

Sat, 11 Oct 2014 18:51:12 +0900

QFP移植の方法を紹介。
今回の相手はピン間隔が0.5ミリピッチと非常に細かいため、一本ずつ足上げして剥がすのは
現実的ではありません(無理ではない)。
そこで、UEWを使って引き剥がす方法を採ってみることにしました。

まずはICのはんだを吸い取り線を使って除去します。

ピンの内側にUEWを通し、片側を適当に固定。
反対側を手前に強く引っ張るとピンが剥がれていきます。
水平に引かないとピンが跳ね上がるので、邪魔になりそうな部品はあらかじめ取っ払っておきましょう。

一列剥がし終えたら忘れずにピンを修正しておきます。
基板から剥がす前なら、元のランドに合わせて軽く押さえつけるだけで済むからです。

三列分のピンを同様に剥がし終えたら、最後の一列ははんだ大盛りで一気に始末。
後は残ったはんだを片付ければ剥がし作業は完了です。

UEWはφ0.26ミリのものを用いると(画像左)ピンの変形が少なくて済みますが、はんだを極限まで吸い取らないと
テンションをかけた際に簡単に切れてしまいます。
これだと作業に時間がかかるのと、吸い取り線の消費が激しいのが欠点。
一方φ0.32ミリの場合(右)はんだの除去が雑でも短時間で簡単に剥がせる代わりに、ピンが大きく変形して
しまうので修正に難儀することになります。
作業の手間と時間を比較してもどちらが良いとは一概には言えません。

PCI複合ボードの自作　その7

Sun, 05 Oct 2014 00:56:28 +0900

水晶の設置パターンにおける設計ミスについては、

φ2mmのドリルビットを手回しして慎重にランドを削り取り、

基板の厚み半分ほど残ったスルーホールの円筒部分に無理矢理はんだ付けすることで解決。
水晶側のリードはギリギリまで短くして、ショートしないように配慮しています。
格好悪いですが仕方がありません。

PCI複合ボードの自作　その6

Sat, 27 Sep 2014 19:10:30 +0900

ぼちぼち部品を搭載しています。
進捗状況は全体の3～4割といったところ。

0.5mmピッチQFPのはんだ付けは初挑戦ですが、どうにかこなせました。
手順としては、
　角のピンを仮止めして位置決め
　多すぎてもいいので全てのピンにはんだを盛る
　吸い取り線ではんだ量を調整
　フラックスを塗ってから1～2ピンずつはんだを整える
という流れで行います。
作業のコツはピンをしっかりそろえることと、位置決めを厳密に行うことでしょうか。

ところで、ICの右下にある穴はパターンカットの跡です。
何を血迷ったのかUSBチップの3.3VラインとGNDを接続するスルーホールを配置してしまったため、
ピンバイスで掘り抜いてしまいました。

その裏側。
パターン断面積の減少を補うため、はんだの玉を作ってごまかしています。
こうもミスが多いと正直製作を投げ出したくなるレベルですが、何とか結果を見るところまでは
こぎ着けたいですね。

PCI複合ボードの自作　その5

Mon, 15 Sep 2014 23:22:19 +0900

一方で、うれしい誤算もありました。

ひとつはブラケットのネジ穴がスルーホールめっきされていなかったこと。

そしてもうひとつは、PCI端子部のエッジが面取り加工されていたことです。
これらは設計に盛り込んだりコメントを付けたりしたわけではなく、向こうの判断でサービスしてくれた模様。
特にエッジ処理は地道な手作業を見込んでいただけに、大いに助かりました。
＃相変わらず独断なのはいただけませんが、今回は吉と出たようです。
＃つーか指示したらこういう加工もやってくれるということなんでしょうか？

PCIスロットへの装着も問題なし。
後はブラケット取り付けとケースへの干渉具合を確認すれば、物理的な部分はクリアです。

PCI複合ボードの自作　その4

Sun, 14 Sep 2014 02:14:02 +0900

完成品を手にした当初は出来栄えに満足していたのですが、細部を観察すると気になる部分がちらほら。

QFPのピン番号シルクはかなりズレています。

スルーホールランドのサイズが変？
＃この画像にあるスルーホールランドは設計上全て同サイズです。

これらは製造における問題ですね。
それだけでなく、残念なことに設計ミスも結構ありました。

シルクと重なるスルーホールのレジスト消し忘れと、オブジェクト移動後のシルク修正忘れ。

ベタ塗りパターンの描画ミス。
パターン近接ならばDRCで検出されるのですが、こういうのは目視で確認するしかありません。

そして痛恨のパターンミスがこれ。

水晶のパターンをGNDから切り離す窓抜きを忘れてしまいました！
むぅ…どうやってリカバリしましょうか。

これの発見がちょうど荷物の誤配発覚時だったので、ダメ元で作り直しを依頼したのですが、
きっぱり断られてしまいました。
FusionPCBの中の人曰く「紛失でなければ作り直しは認めませんよ」とのこと。
まあそんなのをいちいち聞き入れていたらキリがないでしょうけどね。

PCI複合ボードの自作　その3

Wed, 03 Sep 2014 21:34:50 +0900

長旅の末、ようやく基板が到着しました。

思った以上に良くできていて感激。
＊画像差し替えてみましたが、イマイチ質感が伝わりませんねぇ。

PCI複合ボードの自作　その2

Sun, 31 Aug 2014 11:50:14 +0900

本作のキモである複合機能については、
1．搭載する本体・スロットを限定(具体的にはスロット1型Raの真ん中のPCIスロット)
2．GNT#/REQ#信号を「抜いちゃダメトライデント」専用スロットから拝借、予約ピンを通じてUSBチップに接続
3．USBチップのIDSELピンをAD25に接続し、デバイス番号を14に固定
4．搭載スロットは土台スロット(デバイス番号12)のINTC#をUSBチップのINT#ピンに接続
5．CLKは基板上で分岐
6．その他の信号は素直に分岐
という方法で実現しています。
なお、ATA133部分は土台スロットのスルーとなっています。

2はPCI増設における定番の手法です。
「抜いちゃダメトライデント」自体は非バスマスタのボードなのですが、なぜかバスマスタに必要な
GNT#/REQ#信号がスロットに接続されています。
これを横取りしつつ何がしかの方法で物理的にスロットを増やすのが、RaにおけるPCI増設の基本。
今回はスロットを増やす代わりに、拡張ボード上にPCIデバイスそのものを追加したわけです。

3と4については、上手く説明できないのでそういうものだと思ってください。
接続先決定までの流れを箇条書きすると、
　PCIデバイス番号は、デバイスのIDSELピンが接続されるADピンで決まる
　　通常はマザーボードやライザーカード上でIDSEL-AD接続が処理されている
　　この世代のインテルチップセット機では[AD-25]がデバイス番号となる
　　デバイス番号は重複できないので、新規追加の場合はシステムで未使用の番号を指定
　　オンボードデバイスや既存スロットはデバイス番号13までを使用しているので、増設部は14とする
　　PCI-BIOSにパッチしてデバイス番号14のスロットをBIOS管理下に置く手法は確立されているので模倣
　デバイス番号とINTA～D#の整合性を取る必要がある
　　デバイス番号は、土台スロットが12、増設機能部が14なので、土台の「2個ずれ」
　　従って土台スロットのINTC#が増設部のINTA#となる
という感じになります。
ちなみにIDSEL-AD接続とINTA～D#をセレクタブルにすることで汎用性を持たせることは可能だと思いますが、
AEC-6280互換のATA133＋USB1.1という構成の関係上無意味なので見送りました。
そのため、事実上スロット1型Ra(G8YKKマザーボード)専用設計となっています。
＃山猫機はUIDE-133系が動作しない、430FX機はPCIが1本しかない、430VX機はUSB1.1を標準装備している。
＃430HXのXa/Wなら載せる意味はあるかもしれませんが、PCIデバイス構成を調べてないので分かりません。

5は本来であればクロックジェネレータから未使用CLK信号を引っ張ってくるのが理想なのですが、
面倒なので分岐で済ませまてます。
小細工として分岐部からの配線長を揃えていますが、果たして効果があるのかどうか…。

ワイルドで現金な邪念の掃き溜め

PCI複合ボードの自作 その11

PCI複合ボードの自作 その10

PCI複合ボードの自作 その9

PCI複合ボードの自作 その8

PCI複合ボードの自作 その7

PCI複合ボードの自作 その6

PCI複合ボードの自作 その5

PCI複合ボードの自作 その4

PCI複合ボードの自作 その3

PCI複合ボードの自作 その2